Компания Huawei на специальном научно-техническом мероприятии представила новую концепцию развития полупроводников и микроархитектуру чипов, которые, по заявлению разработчиков, способны со временем приблизить характеристики их производства к уровню техпроцесса 1,4 нанометра. Презентация прошла в понедельник и стала частью обсуждения того, как дальше наращивать вычислительную мощность при ограничениях, с которыми сталкивается классическое «уменьшение размеров» транзисторов.
Что именно представила Huawei: Tau Scaling Law
На 2026 IEEE International Symposium on Circuits and Systems в Шанхае глава Huawei Scientist Committee и президент полупроводникового направления компании Хэ Тинбо (He Tingbo) представил концепцию Tau Scaling Law — «закон тау-скейлинга». В Huawei его называют ориентиром для следующего этапа развития не только самих чипов, но и электронных систем в целом.
Смысл подхода заключается в пересмотре привычной логики масштабирования. Если раньше индустрия в основном полагалась на геометрическое уменьшение транзисторов, то в Huawei предлагают сместить акцент на «масштабирование по времени» — то есть на то, как меняется скорость и задержки сигналов и работы элементов при переходе к новым архитектурным и технологическим решениям.
Хэ Тинбо подчеркнул, что компания уже применяла этот принцип в разработке и серийном производстве чипов: за последние шесть лет Huawei выпустила 381 чип, опираясь на подход, описанный в Tau Scaling Law.
Как работает идея вместо уменьшения «в ширину»: Her’s Law
Среди коллег Хэ Тинбо концепцию также называют Her’s Law. Это название отражает ключевую идею: традиционная миниатюризация транзисторов за счет уменьшения их геометрии дополняется или частично заменяется «временным скейлингом». В инженерной практике это означает попытку увеличивать плотность и эффективность схем не только за счет меньших размеров элементов, но и за счет изменения динамики процессов — например, задержек распространения сигналов и параметров переключения.
LogicFolding: архитектура для снижения потерь при передаче сигналов
Помимо закона масштабирования, Хэ Тинбо представил архитектуру LogicFolding. Её цель — уменьшить резистивную и емкостную нагрузку (RC-нагрузку), которая возникает при передаче сигналов в цифровых схемах. Упрощенно: чем выше сопротивление проводников и паразитная емкость линий, тем больше потери, задержки и сложнее добиться высокой плотности и производительности без деградации сигналов.
В Huawei заявляют, что LogicFolding рассчитана на то, чтобы одновременно снижать эти эффекты и повышать плотность транзисторов. Именно сочетание архитектурных решений и принципов масштабирования, по словам компании, должно помочь приблизиться к более «тонким» эквивалентам технологических норм.
Какие чипы первыми получат новую архитектуру
Новые Kirin-чипы, запуск которых запланирован позже в этом году, станут первыми продуктами Huawei, где будет использована архитектура LogicFolding. Таким образом, компания фактически переносит результаты научной концепции в ближайшую продуктовую линейку.
Акцент на ИИ и вычисления внутри страны
Параллельно Huawei продолжает наращивать линейки Ascend AI-чипов и процессоров Kunpeng. Компания объясняет это стремлением закрывать внутренний спрос на вычислительные мощности, который ранее частично обеспечивался решениями таких производителей, как Nvidia.
Для контекста: Ascend и Kunpeng — это направления, ориентированные на построение вычислительных систем для задач ИИ, дата-центров и корпоративных сценариев, где важны доступность, масштабируемость и экосистема программно-аппаратной совместимости.
Планы по релизам Ascend: 2026–2028
Huawei также обозначила календарь выхода новых поколений ускорителей Ascend. В 2026 году компания планирует представить Ascend 950 серии, включая модели 950PR и 950DT. Следующая ступень — Ascend 960 — запланирована на 2027 год, а Ascend 970 — на 2028 год.
При этом Huawei отмечает, что эти релизы будут идти параллельно с обновлениями AI-чипов у Nvidia и Advanced Micro Devices (AMD). Иными словами, компания позиционирует собственные планы как ответ на динамику конкурентов на рынке ускорителей для ИИ.
Чего ожидают к 2031 году
В заявлении Huawei также фигурирует долгосрочная цель: к 2031 году чипы компании, по их расчетам, смогут достичь плотности транзисторов, эквивалентной уровню техпроцесса 1,4 нанометра. Важно понимать, что речь идет об «эквивалентности по плотности», а не о прямом утверждении, что все этапы будут повторять конкретную производственную технологию одного кристалла — такие сопоставления в индустрии обычно опираются на сравнимые метрики компоновки и плотности элементов.
Представленные концепции — Tau Scaling Law, Her’s Law и архитектура LogicFolding — в целом отражают тренд последних лет: при замедлении классического масштабирования индустрия всё чаще делает ставку на архитектурные и схемотехнические инновации, чтобы продолжать наращивать эффективность и «полезную» производительность без упора исключительно на уменьшение размеров транзисторов.