Тайваньская TSMC в среду, 22 апреля, продемонстрировала новую линейку производственных технологий для выпуска микросхем следующего поколения. Компания заявила, что сможет улучшать характеристики — добиваться меньших размеров и более высокой скорости — при этом не переходя сразу на самые дорогие и «тяжёлые» по инвестициям решения в оборудовании. Смысл презентации для рынка — в том, чтобы выжать максимум эффективности из уже имеющихся производственных установок и параллельно подготовить платформы для вычислений, в том числе для систем искусственного интеллекта.
Что именно показала TSMC: A13 и N2U
Ключевыми направлениями стали две технологические разработки.
- A13 — её планируют запускать в серийное производство в 2029 году. Вероятно, эту технологию будут применять прежде всего для ИИ-чипов, где важны и плотность размещения элементов, и скорость обработки данных.
- N2U — более «доступный» вариант технологического процесса. Его предполагается использовать для микросхем для смартфонов и ноутбуков, а также для ИИ-чипов, когда требуется баланс между производительностью и себестоимостью.
Почему компания делает ставку на уже имеющиеся EUV-машины
TSMC объяснила, что для всех анонсированных решений планирует расширять технологические возможности на базе существующих установок для экстремального ультрафиолетового литографирования (EUV). Это производственный метод, который позволяет «рисовать» на кремниевой подложке сверхтонкие структуры — именно он стал одним из факторов технологического прогресса в отрасли.
При этом компания решила не спешить с переходом на более новую архитектуру EUV-оборудования, так называемую high NA (high numerical aperture). Такие установки оцениваются примерно в 400 млн долларов каждая — то есть стоимость примерно в два раза выше по сравнению с более ранними моделями.
По сути, TSMC делает ставку на «доработку» и выжимание дополнительных эффектов из действующего парка оборудования, поставляемого голландским производителем ASML, вместо того чтобы резко наращивать капитальные затраты на новые машины.
Насколько велики приросты и где, по ожиданиям аналитиков, будет основной скачок
Оптимизация процессов, которые позволяют выпускать более компактные и быстрые чипы, обещает рост, но, как отмечают эксперты, он будет умеренным. Более заметное ускорение в ближайшие годы рынок связывает не только с «уменьшением техпроцесса», а с другой технологической линией — сборкой сложных ИИ-ускорителей из нескольких кристаллов.
Сегодня многие решения для ИИ строятся по принципу, когда в одном устройстве размещаются крупные вычислительные компоненты и несколько блоков высокоскоростной памяти. В качестве примера в материале упоминается платформа Nvidia Vera Rubin, которая, как заявлялось, выйдет в этом году и производится на мощностях TSMC. У таких систем — два больших вычислительных чипа и восемь стеков высокопропускной памяти (HBM).
TSMC же сообщила, что к 2028 году сможет организовать компоновку, в которой получится «склеивать» 10 крупных чипов и 20 стеков памяти в едином решении.
Что такое «закон Мура» и как TSMC пытается его продолжать
Технологическая индустрия часто опирается на «закон Мура». Он назван в честь руководителя Intel Гордона Мура: в популярной интерпретации закон предсказывает, что вычислительная мощность растёт примерно вдвое каждые два года, оставаясь при этом всё более доступной по цене.
В последние годы многие руководители отрасли, включая Дженсена Хуанга (CEO Nvidia), публично говорили, что классическая формулировка закона Мура перестаёт работать в прежнем виде — темпы миниатюризации и удешевления сталкиваются с физическими и экономическими ограничениями.
Тем не менее, TSMC, по сути, пытается «продлить» дух закона Мура за счёт подхода, который базируется не только на уменьшении размеров транзисторов, но и на архитектуре многокристальных решений. Об этом заявил Дэн Хатчесон, вице-председатель TechInsights.
По его словам, происходит переход от концепции «одного монолитного кристалла (die)» к формату многокристальной сборки в одном корпусе — то есть multi-die in a package. Такой подход позволяет наращивать мощность и производительность за счёт комбинации нескольких компонентов в едином устройстве.
Почему «сшивка» чипов сложна сама по себе
Сборка микросхем из множества компонентов — это не просто инженерная задача, а целый набор новых ограничений. Когда чипы работают, они нагреваются, а материалы, используемые в корпусе и соединениях, могут расширяться с разными скоростями. В результате возникают дополнительные риски для стабильности конструкции и точности работы — это требует от разработчиков продумывать термоуправление и механическую прочность.
В частности, крупные корпуса могут гнуться и трескаться. Подобные проблемы связывали с ИИ-процессором Nvidia Rubin — об этом говорил Айэн Каттрес, главный аналитик консалтинговой компании More Than Moore.
При этом, по оценке Каттреса, в представленных материалах не было прямого ответа на вопрос, каким именно образом TSMC гарантирует решение этих механических и тепловых вызовов при масштабировании многокристальных сборок.
Что это значит для рынка
Презентация TSMC показывает, что отрасль постепенно смещает центр тяжести: рост производительности всё чаще обеспечивается не только «тоньше техпроцесс — быстрее вычисления», но и «умнее упаковка и компоновка — больше данных, выше пропускная способность, больше масштабируемость для ИИ». При этом цена ошибки в таких архитектурах может быть высокой, потому что тепловые и механические эффекты становятся частью инженерной реальности, а не абстрактной теорией.